FPGA Xilinx-K7 Kintex7 Xc7k325 410t Industria Grado

DDR3 SDRAMQ: 16GB DDR3, 4GB po peco, 16-bita Datenbita Daten-Oferto SPI-Fulmo: Unu peco de 128MBITQSPIFULMO, uzebla por FPGA-agordodosieroj kaj uzantodatumoj. Interfacaj niveloj de FPGA-banko: agordeblaj 1.8V, 2.5V, 3.3V elektraj. Se vi bezonas anstataŭigi la nivelon, vi nur bezonas anstataŭigi la respondan pozicion de la magneta globeto por atingi la alĝustigon. Nutrado de la kerna plato: EEPROM-nutrado kun gamo 5V-12V; M24C02-WMN6TP baziĝas sur I2C-busa aparato. Sekvante la startmetodon de la kerna plato, la dua-linia protokolo: subtenas du startreĝimojn, kiuj estas JTAG kaj QSPI-fulmkonektiloj. Plilongigita pordo, 120-pingla, Panasonic AXK5A2137yg MP5700 funda plato SFP-interfaco: 2 optikaj moduloj povas atingi altrapidan optikfibran komunikadon, ĝis 6GB/s. Funda plato-horloĝo: 1 200MHz referenca horloĝo konektita al la kerna plato. MRCC-horloĝa tubpiedo, 1 125MHz. La GTX-horloĝa tubpiedo, la funda plato de la horloĝo konektita al la kerna plato, estas 40-pingla etenda pordo: rezervas 2,54mm norman interspacigan 40-pinglan etendan pordon, kiu estas uzata por konekti la propran dezajnan modulon de la kliento. Essence Kerna plato-horloĝo: ekzistas pluraj horloĝfontoj sur la plato. Ĉi tiuj inkluzivas la 200MHz sisteman horloĝon, la 125MHz GTX-horloĝon, kaj la 66MHz EMCCLK-horloĝon. JTAG-pordo: 10 kudreroj 2,54mm norma JTAG-pordo, por elŝuti kaj sencimigi LED-ojn por FPGA-programoj: entute 6 ruĝaj LED-lumoj en la kerna plato, indikante la elektroprovizon de la plato, 4 signalaj indikiloj kaj FPGA-IO-tubpiedoj rekte konektitaj. Ŝlosilo: 4 klavoj. 4 klavoj. Ili estas FPGA-rekomencigbutonoj, Program_b-klavoj kaj du uzanto-klavoj.