DDR4 SDRAM: 16GB DDR4 Ĉiu 16-bita konsisto de la datenbita larĝo de la 64-bita bito
QSPI-Fulmo: Peco de 1GB QSPIFULMO, kiu estas uzata por konservi la agordodosieron de la FPGA-ĉipo
FPGA-Banko: alĝustigebla nivelo de 12V, 18V, 2.5V, 3.0V, se vi bezonas ŝanĝi la nivelon, vi nur bezonas anstataŭigi ĝin
Interfaca nivelo: La koresponda pozicio povas esti alĝustigita per magnetaj globetoj.
Kerna plato-nutrado: 5-12V nutrado generas du nutradojn per la T1-ĉipo LTM4628 por plenumi la FPGA-nuntajn postulojn
Metodo de startigo de kerna plato: JTAG, QSPIFLASH
Difino de la piedo de la konektilo: 4 altrapidaj plilongigoj, 120-pinglaj Panasonic AXK5A2137yg
La malsupra plato SFP-interfaco: 4 optikaj moduloj povas atingi altrapidan optikan fibran komunikadon, kun rapideco ĝis 10GB/s
Favorata plato GXB-horloĝo: La malsupra plato provizas 200MHz-referencan horloĝon por la GXB-ricevilo
La malsupra plato 40-pingla plilongigo: rezervitaj 2 2,54mm normaj 40-pinglaj plilongigoj J11 kaj J12, kiuj estas uzataj por konekti la modulojn desegnitajn de la kompanio aŭ la modulan funkcian cirkviton desegnitan de la uzanto mem
Kerna plathorloĝo: pluraj horloĝfontoj surŝipe. Tio inkluzivas 100MHz sisteman horloĝfonton
510kba100M000bag CMOS-kristalo
125MHz Sensendilo Diferenciala Horloĝo Sittaid Sit9102 Kristalo 300MHz DDR4 ekstera diferenciala horloĝfonto SIT9102 kristalo
JTAG-cirkvitanca pordo: MP5652-kerna plato havas 6-pin-pecan JTAG-elŝutan cirkvitan interfacon
Konvena por uzantoj sencimigi FPGA-ojn aparte
Sistemrestarigo: Samtempe, la butono ankaŭ provizas al la sistemo la tutmondan restarigan signalon de la kerna plato MP5652 por subteni la ŝaltan restarigon. La tuta ĉipo estas restarigita.
LED: Estas 4 ruĝaj LED-lumoj sur la kerna plato, unu el kiuj estas indikilo de referenca potenco de DDR4
Butono kaj ŝaltilo: Estas 4 ŝlosiloj sur la malsupra plato, kiu estas konektita al la responda tubpiedo sur la J2-konektilo.
Kutime alta nivelo, premante al malalta nivelo
Ĉefaj trajtoj de la Arria-10 GX-serio inkluzivas: